波多野つ上司出差被中在线出_国产日韩欧美综合_美女视频黄a视频美女大全_美女把男绑起来摸蛋视频

和兆豐logo
圖片展示
圖片展示

前方高能,13個問答幫你理清PCB設計的要點

發表時間:2022-04-21

微信截圖_20220421114353.png微信截圖_20220421114407.png

1、如何選擇PCB板材?

選擇PCB板材必須在滿足設計需求和可量產性及成本之間取得平衡點。設計需求包含電氣和機構這兩部分,通常在設計高速的PCB板(大于1GHz的頻率)時材質問題會比較重要。


例如,現在常用的FR-4材質,在幾個GHz的頻率時的介質損耗(dielectric loss)會對信號衰減有很大的影響,可能就不適用。就電氣而言,要注意介電常數(dielectric constant)和介質損耗在所設計的頻率是否適用。


2、如何避免高頻干擾?

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾,也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離,或加ground guard/shunt traces在模擬信號旁邊,還要注意數字地對模擬地的噪聲干擾。

board-453758__340.png


3、在高速設計中,如何解決信號完整性問題?

信號完整性基本上是阻抗匹配的問題,而影響阻抗匹配的因素有信號源的輸出阻抗(output impedance),走線的特性阻抗,負載端的特性,走線的拓撲(topology)等。解決的方式是端接(termination)與調整走線的拓撲。


4、差分布線方式是如何實現的?

差分對的布線有兩點要注意,一是兩條線的長度要盡量一樣長,另一是兩線的間距(此間距由差分阻抗決定)保持不變,也就是要保持平行;當兩者無法同時滿座時,優先滿足等長。


平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實現的方式較多。


5、接收端差分對之間可否加一匹配電阻?

接收端差分對間的匹配電阻通常會加, 其值應等于差分阻抗的值。這樣信號質量會好些。


6、為何差分對的布線要靠近且平行?

對差分對的布線方式應該要適當的靠近且平行,所謂適當的靠近是因為間距會影響到差分阻抗(differential impedance), 差分阻抗是設計差分對的重要參數,需要平行也是因為要保持差分阻抗的連續性,若兩線忽遠忽近, 差分阻抗就會不連續, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。


60e9efe0-0173-4f82-afc9-e885540b09cb.jpg


7、如何處理實際布線中的一些理論沖突的問題?

(1)基本上, 將模/數地分割隔離是對的。要注意的是信號走線盡量不要跨分割,


(2)晶振要有穩定的振蕩信號, 一定要將晶振和芯片盡可能靠近,間距較遠容易引入干擾。


8、關于test coupon

test coupon是用TDR (Time Domain Reflectometer) 測量所生產的PCB板的特性阻抗是否滿足設計需求,一般要控制的阻抗有單端線和差分對兩種情況。所以, test coupon上的走線線寬和線距(有差分對時)要與所要控制的線一樣,最重要的是測量時接地點的位置,為了減少接地引線(ground lead)的電感值,TDR探棒(probe)接地的地方通常非常接近測量信號的地方(probe tip), 所以,test coupon上測量信號的點跟接地點的距離和方式要符合所用的探棒。


9、在高速PCB設計中,信號層的空白區域可以敷銅,而多個信號層的敷銅在接地和接電源上應如何分配?

一般在空白區域的敷銅絕大部分情況是接地,只是在高速信號線旁敷銅時要注意敷銅與信號線的距離,因為所敷的銅會降低走線的特性阻抗,也要注意不要影響到其它層的走線的特性阻抗。


10、電源平面上的信號線是否可以使用微帶線模型計算特性阻抗?

電源和地平面之間的信號是否可以使用帶狀線模型計算?是的, 在計算特性阻抗時電源平面跟地平面都可以視為參考平面。例如四層板: 頂層-電源層-地層-底層, 這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。


11、在高密度印制板上通過軟件自動產生測試點一般情況下能滿足大批量生產的測試要求嗎?

一般軟件自動產生的測試點是否滿足測試需求必須看加測試點的規范是否符合測試機具的要求,另外,如果走線太密且加測試點的規范比較嚴,則有可能沒辦法自動對每段線都加測試點,此時需要手動補齊所要的測試點。


12、添加測試點會不會影響高速信號的質量?

至于會不會影響信號質量就要看加測試點的方式和信號速度,基本上外加的測試點例如過孔(via or DIP pin)可能加在線上或是從線上拉一小段線出來。前者相當于是加上一個很小的電容在線上,后者則是多了一段分支,這兩個情況都會對高速信號有些影響,影響的程度就跟信號的速度和信號邊沿變化率(edge rate)有關。影響大小可通過仿真得知,原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。


13、若干PCB組成系統,各板之間的地線應如何連接?

各個PCB板子之間的信號或電源在動作時,例如A板有電源或信號送到B板,一定會有等量的電流在地平面從B板流回到A板 (此為Kirchoff current law),返回電流會找阻抗最小的回流路徑。所以,在各個不管是電源或信號相互連接的接口處,分配給地的管腳數不能太少,以降低阻抗,這樣可以降低地層上的噪聲。另外,也可以分析整個電流環路,尤其是電流較大的部分,調整地線的接法,來控制電流的路徑(例如,在某處制造低阻抗,讓大部分的電流從這個地方走),降低對其它較敏感信號的影響。


微信公眾號
公眾號
和兆豐實業

聯系我們


聯系電話:0755-29169550

傳? ? ? ?真:0755-29169556

郵? ? ? ?箱:hzf_gaofei@163.com

地址:深圳市寶安區新安街道萬駿經貿大廈1009-1011室

手機微信
手機微信
公眾號
公眾號

Tel:0755-29169550

Eml:hzf_gaofei@163.com

Add:深圳市寶安區新安街道萬駿經貿大廈1009-1011室

Copyright @ Hezhaofeng All Rights Reserved? 粵ICP備10228638號-1? ? 和兆豐實業 持續為PCB鉆孔行業提供高質的產品及解決方案

友情鏈接: